PATENT ABSTRACTS OF JAPAN

(11)Publication number:

09-091991

(43) Date of publication of application: 04.04.1997

(51)Int.CI.

G11C 29/00 G06F 12/16

(21)Application number: 07-266183

(71)Applicant: HITACHI LTD

(22)Date of filing:

21.09.1995

(72)Inventor: SASAKI TOSHIO

AOKI MASAKAZU

YANAGISAWA KAZUMASA

(54) MEMORY MODULE

(57) Abstract:

PROBLEM TO BE SOLVED: To obtain a memory module in which a memory chip including a defective bit can be used effectively.

SOLUTION: A single control semiconductor chip is mounted on a board along with a plurality of semiconductor chips each provided with a redundancy memory repair circuit for storing the defective address in a normal memory, detecting the corresponding memory access and making a switch to a preliminary memory, and validating a preliminary memory access signal fed from an external terminal when the preliminary memory is not filled through a redundant switching circuit thus getting access to the preliminary memory. Defective addresses which can not be repaired by the redundant repairing circuit are stored in a control semiconductor chip for a plurality of semiconductor chips and the memory access is detected for these defective addresses. A preliminary memory access signal is then fed to a preliminary memory not filled in another semiconductor chip thus getting access to the preliminary memory.

(19)日本国特許庁(JP)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開平9-91991


(43)公開日 平成9年(1997)4月4日

(51) Int. CI. * 611C 29/00 606F 12/16	識別記号 301 310	庁内整理番号 7623-58	F 1 G11C 29/00 G06F 12/16		301 310	B P	技机	斯表示 箇	所
			審查請求	未請求	請求項0)数3	FD	(全7	頁)
(21) 出願番号	特願平7-266183		(71)出願人	00000510	日立製作				
(22) 出願日	平成7年(1995)9	月21日	(72) 発明者	東京都千 佐々木 東京都小 式会社日	敏夫 平市上水	本町 5	5 丁目20	番1号	
		·	(72) 発明者	青木 正 東京都小	和	本町 5	5 丁目20	番1号	祩
			(72) 発明者		正 平市上水 立製作所				株

(54) 【発明の名称】メモリモジュール

(57) 【要約】 (修正有)

【課題】 欠陥ビットを含むメモリチップを有効に使用できるようにする。



(74)代理人 弁理士 徳若 光政

(2)

特開平9-91991

2

【特許請求の範囲】

【請求項1】 正規メモリにおける不良アドレスを記憶 し、かかる不良アドレスに対するメモリアクセスを検出 して予備メモリに切り換えるとともに、冗長切り換え回 路により予備メモリに余裕があるときに外部端子から供 給された予備メモリアクセス用アドレス信号を有効にし て上記予備メモリに対するメモリアクセスを行う欠陥救 済回路を備えた半導体チップと、かかる半導体チップの 複数と1つの制御回路を構成する半導体チップとを実装 基板上に搭載してなり、上記制御回路に複数の半導体チ 10 ップのうち内蔵された欠陥救済回路により救済できない 不良アドレスを記憶させ、かかる不良アドレスに対する メモリアクセスを検出し、他の半導体チップであって予 備メモリに余裕がある半導体チップに対して予備メモリ アクセス用アドレス信号を供給してかかる予備メモリに 対してメモリアクセスを行うようにしてなることを特徴 とするメモリモジュール。

【請求項2】 上記欠陥救済回路に設けられる冗長切り換え回路は、所定電圧と上記予備メモリアクセス用アドレス信号を切り換えて冗長デコーダに供給するものであり、冗長デコーダは、上記所定電位が供給された状態では記憶された不良アドレスとの一致信号により予備メモリの選択信号を形成し、上記予備メモリアクセス信号が供給されると、かかる信号に対応して予備メモリの選択信号を発生させるものであることを特徴とする請求項1のメモリモジュール。

【請求項3】 上記予備メモリは予備ワード線と予備データ線とを含み、各予備のワード線及び予備データ線に対応してそれぞれ上記冗長デコーダが設けられるものであり、上記予備メモリアクセス用アドレス信号は特定の 30 1 つの予備ワード線又は予備データ線に対応して設けられるものであることを特徴とする語求項2のメモリモジュール。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、メモリモジュールに関し、プリント基板あるはメモリカード等の実装基板に複数のメモリチップが搭載されてなるものの欠陥教済技術に利用して有効な技術に関するものである。

[0002]

【従来の技術】冗長回路を備えたメモリモジュールとして、特開平1-26929号公報がある。このメモリモジュールは、部分的に良品のメモリセルを有する正規メモリチップと、予備メモリチップとを備え、正規メモリの欠陥位置を記憶し、正規メモリと予備メモリのアドレスもしくは1/0信号を切り換える制御回路とで構成されている。これにより、これまで廃棄していた欠陥ビットを含むメモリチップを使用できるようにするものである。

[0003]

【発明が解決しようとする課題】上記メモリモジュールでは、半導体チップとして正規メモリチップと予備メモリチップを設け、更にその切り換えを行う制御回路を必要とする。このため、半導体チップ数が増加してしまうという問題がある。

【0004】この発明の目的は、簡単な構成により欠陥 ビットを含むメモリチップを有効に使用できるようにし たメモリモジュールを提供することにある。この発明の 前記ならびにそのほかの目的と新規な特徴は、本明細等 の記述および添付図面から明らかになるであろう。

[0005]

【課題を解決するための手段】本願において開示される 発明のうち代表的なものの概要を簡単に説明すれば、下 記の通りである。すなわち、正規メモリにおける不良ア ドレスを記憶し、それに対するメモリアクセスを検出し て予備メモリに切り換えるとともに、冗長切り換え回路 により予備メモリに余裕があるときに外部端子から供給 された予嫌メモリアクセス信号を有効にして上記予備メ モリに対するメモリアクセスを行う欠陥救済回路を設け た半導体チップの複数と1つの制御用半導体チップとを 実装基板上に搭載し、上記制御用の半導体チップに複数 の半導体チップのうち内蔵された欠陥救済回路により救 済できない不良アドレスを記憶させ、かかる不良アドレ スに対するメモリアクセスを検出し、他の半導体チップ であって予備メモリに余裕があるものに予備メモリアク セス信号を供給してかかる予備メモリに対してメモリア クセスを行う。

【0006】上記した手段によれば、欠陥ビットを含む 半導体チップと内蔵の欠陥救済回路に余裕のあるものと を組み合わせて実装基板に搭載して、上記制御回路によ り上記半導体チップの欠陥救済を行うようにすることが

[0007]

【発明の実施の形態】図1には、この発明に係る半導体メモリチップの一実施例のブロック図が示されている。 同図の各回路ブロックは、公知の半導体集積回路の製造技術により単結晶シリコンのような1個の半導体基板上において形成される。半導体メモリチップは、スタティック型RAM(ランダム・アクセス・メモリ)、ダイナ ミック型RAM、あるいはEPROM又はフラッシュEPROM等のようなプログラマブルROM(リード・オンリー・メモリ)である。

【0008】この実施例の半導体メモリチップは、正規デコーダと正規メモリの他に、かかる正規メモリに発生した欠陥を救済するための予備メモリを備える。予備メモリは、正規メモリにおけるワード線とデータ線(又はビット線)から構成される。かかる予備のワード線やデータ線は、1本に限定されずそれぞれが複数設けられる。同図には、正規メモリと予備メモリとが全く別々の50 回路として構成されているように描かれているが、実際

(3)

特開平9-91991

3

には予備メモリを構成する予備ワード線は、正規メモリ のデータ線と交差して、その交点にメモリセルが設けら れる。また、予備メモリを構成する予備のデータ線は、 正規メモリのワード線と交差して、その交点にメモリセ ルが設けられる。

【0009】これにより、正規メモリの特定のワード線に断線等がある場合は勿論のこと、特定のワード線に接続される多数のメモリセルのうち1つのメモリセルにおいて欠陥があるときに、かかるワード線が予備のワード線に置き換えられる。同様に、正規メモリの特定のデータ線に断線等がある場合は勿論のこと、特定のデータ線に接続される多数のメモリセルのうち1つのメモリセルに欠陥があるときに、かかるデータ線が予備のデータ線に置き換えられる。上記欠陥のあるメモリセルは、ワード線とデータ線の交点に接続されものであるために、それを救済するために予備のワード線を用いてもよい。

【〇〇1〇】正規メモリ及び予備メモリは、上記のようなワード線とデータ線及びその交点に設けられたメモリセルの他、必要に応じてセンスアンプ等が設けられる。例えば、ダイナミック型RAMにおいては、メモリセルのキャパシタに蓄積された電荷の形態で情報を記憶するものであるために、データ線には上記情報を増幅するためと、読み出しにより破壊されかかかった記憶電荷をもめの状態に戻すためのセンスアンプが設けられる。このようなセンスアンプも上記正規メエリ及び予備メモリに合まれるものである。また、読み出し動作の基準電圧は、データ線のハーフプリチャージ電圧とするものでは、プリチャージ回路も同様に含まれるものである。

【〇〇11】正規デコーダは、上記正規メモリにおける
1つのワード線と1つのデータ線を選択する。特に制限されないが、4ビットのを当かり、それぞれに応じてのメモリアクセスを行うものでは、それぞれに応じて複数のワード線とデータ線とが1回のメモリアクセスには、リ選択されることはいうまでもない。冗長デコーダは、正規メモリにおける不良アドレスを記憶回路に記憶では、大力されたアドレス信号と上記記憶回路に記憶では、大力されたアドレス比較可路により下のとき比較すると、それに対応してワード線又はデータ線の選択信号を形成する。このとき、に対対しているメモリアクセスを検出すると、それに対応すると、モリアクセスを検出すると、それに対応すると、モリアクセスを検出すると、それに対応する。このとき、記検出信号により正規メモリのワード線又はデータ線の選択情号により正規メモリのワード線又はデータ線の選択動作が無効にされる。

【 O O 1 2 】この実施例では、冗長デコーダに対して、同一チップに搭載された正規メモリに対する欠陥教済か、他の半導体メモリチップの教済に用いるかを切り替える冗長切替SW回路が設けられる。この冗長切替SW回路は、予備メモリ全体に対応した冗長デコーダの機能を一括して決定するというものではない。この実施例のように外部から供給される予備メモリアクセス用アドレ 50

ス信号が1つ設けられる場合、複数からなる予備ワード 線及び予備データ線のうち、予め決められた少なくとも 1本の予備ワード線又は予備データ線の選択信号を形成 するデコーダに一対一に対応して設けられる。

【0013】上記冗長デコーダは、冗長切替SW回路により電源電圧Vccが供給された状態では、それに記憶された不良アドレスの欠陥救済に用いられる。つまり、冗長切替SW回路により電源電圧Vccを供給させるようにしたものは、予備メモリが正規メモリにおける欠陥救済に全て用いれている状態を示している。予備メモリの欠陥対済に用いられるときには、上記冗長切替SW回路に対応された予備ワード線又は予備データ線を除いた予備ワード線又は予備データ線を使用するようにされる。

【0014】上記冗長デコーダは、冗長切替SW回路により予備メモリアクセス信号を選択した状態では、それに対応した予備ワード線又は予備データ線が正規メモリの欠陥救済に用いられなかったときに対応される。ついまり、この状態は、別の半導体チップの欠陥救済が可能なチップとしてマーキング等の区別がされる。このことに対応して、内蔵の予備メモリでは正規メモリの欠陥救済が完全には行えずに未た未救済のワード線又はデータ線数を含む半導体チップは、欠陥ワード線数又はデータ線数が判るようなマーキングが行われるようにされる。

【0015】図2には、上記半導体メモリチップに設けられた予備メモリの欠陥救済形態を説明する概念図が示されている。冗長デコーダ側からみた信号/RCSがハイレベルとき、すなわち上記冗長切替SW回路により電源電圧Vccが定常的に供給された状態では、それに対応した冗長デコーダはオンチップの救済とされる。つまり、アドレス信号と不良アドレスとを比較して一致したなら正規メモリの不良ワード線又はデータ線の選択動作を禁止するとともに、予備メモリの予備ワード線又は予備データ線の選択を行うようにする。

【0016】冗長デコーダ側からみた信号/RCSがロウレベルとき、すなわち上記冗長切替SW回路により外部端子側に接続され、かかる外部端子からロウレベルの信号/RCSが供給されると、外部チップの欠陥対りのために用いられる。この場合、信号/RCSにより退状されるのは予備ワード線又は予備データ線であるので、それに接続されたメモリセルを選択するためには同じく、ないる半導体メモリをチップセレクト状態にしてよい、かかる半導体メモリをチップセレクト状態にして上記予備ワード線に接続されたメモリセルを選択するための正規デコーダのアドレス選択動作も合わせて行うようにされる。

【0017】図3には、この発明に係るメモリモジュールの一実施例の全体ブロック図が示されている。同図の各回路ブロックは、それぞれが1つの半導体チップない

し半導体集積回路装置により構成される。例えば、メモ リカードではベアチップが実装基板に搭載されて全体と して一体的に封止される。これに対して、プリント基板 に搭載される場合には、それぞれが1つの半導体集積回 路装置である。

【〇〇18】実装基板上に2列に配置されたメモリチッ プM00~M0k-1と、M10~M1k-1は、アド レスバス及び 1/0パスに対して並列に接続される。こ の他、必要に応じて、ロウアドレスストローブ信号、カ ラムアドレスストローブ信号、あるいはチップセレクト 10 **信号、ライトイネーブル信号、出力イネーブル信号等の** 制御信号が供給される制御バスが設けられている。

【〇〇19】上記のようなメモリチップの他に、予備メ モリ制御部(以下、単に制御回路という)が設けられ る。この制御回路は、メモリモジュールとしての不良ア ドレスの記憶と、そのアドレス比較動作を行う比較検出 回路ならびに予備メモリアクセス用アドレス信号を生成 する機能を持つようにされる。例えば、メモリチップM 00において、内蔵の予備メモリを全て使用して欠陥物 済を行い、未だ未救済の不良ワード線が存在する場合に 20 は、その不良アドレスが上記制御回路に記憶される。こ の場合、上記メモリチップMOOに対応したチップアド レスと内部アドレスの両方が記憶される。メモリチップ MOIの予備メモリに予備ワード総又は予備データ線が 余っているときには、上記のように冗長切替SW回路に より、その冗長デコーダが外部用に切替えられている。 したがって、上記制御回路においては、メモリチップM 00の不良ワード線の救済を、メモリチップM01の予 備ワード線を用いて行うようにするため、上記不良アド アクセス用アドレス信号/RCS01を発生させる。

【〇〇2〇】なお、メモリチップM〇〇に対する不良ア ドレスへのアクセスを禁止するために、特に制限されな いが、上記端子/RCSOOを用いることができる。つ まり、上記のような冗長切替SW回路により、端子/R CSOOは実質的に空き状態にされる。このことを利用 して、上記メモリチップMOOの不良アドレスに対する アクセス検出信号により、信号/RCS00をハイレベ ルにしてメモリアクセスを禁止する。このメモリアクセ スの禁止は、出力が競合しなければよいので出力動作を 40 無効にすること、重い換えるならば、1/0出カ回路の ハイインピーダンス状態に制御するようにすればよい。 つまり、ライト動作のときには、不良メモリチップMO Oと救済用のメモリチップMD1の両方に同じライトデ ータを入力するようにしてもよい。

【0021】以下、同様に制御回路において、不良ワー ド線又はデータ線が残っているメモリチップと、予備ワ ード線又は予備データ線が残っているメモリチップとを 組み合わせて上記同様に欠陥救済を行うようにすること ができる。この実施例では、上記のような不良アドレス 50 号を形成し、上記予備メモリアクセス信号が供給される

の記憶及びアドレス比較及びそれに対応した制御信号出 力機能を持つ小規模の半導体チップを搭載するという簡 巣な機成で、従来は廃棄されていた半導体チップを有効 に使用することができる。

【0022】図4には、この発明に係るメモリモジュー ルの一実施例の外観図が示されている。プリント基板等 の実験基板に正規メモリが片面に設けられる。この正規 メモリは、上記のような予備メモリを内蔵しつつ、冗長 切替SW回路により予備メモリの外部使用を可能とする ものである。このような正規メモリは、実装基板の両面 に設けるようにして、小さなサイズで大きな記憶容量を 持つようにしてもよい。例えば、図3の実施例におい て、第1列目MOO~MOk-1は、表面に実装し、第 2列目M10~M1k-1は裏面に実装するようにして

【DO23】上記の実装基板に制御回路を構成する半導 体集積回路装置が搭載され、上記図3の実施例のような 回路ブロックが構成され、正規メモリにおいて不良ワー ド線又は不良データ線が残っているものを、他の正規メ モリの予備メモリを用いて救済するようにするものであ る。上記実装基板には、メモリモジュールとしての外部 端子 (コネクタ) が設けられる。コンピュータシステム 内のメモリ格納部におけるメモリ部のメモリボード用ス ロット上に上記メモリモジュールのコネクタを差し込む ようにされる。

【0024】上記の実施例から得られる作用効果は、下 紀の通りである。すなわち、

(1) 正規メモリにおける不良アドレスを記憶し、そ れに対するメモリアクセスを検出して予備メモリに切り レスの検出信号によりメモリチップMO1の予備メモリ 30 換えるとともに、冗長切り換え回路により予備メモリに 余裕があるときに外部端子から供給された予備メモリア クセス用アドレス信号を有効にして上記予備メモリに対 するメモリアクセスを行う欠陥救済回路を設けた半導体 チップの複数と1つの制御用半導体チップとを実装基板 上に搭載し、上記制御用の半導体チップに複数の半導体 チップのうち内蔵された欠陥救済回路により救済できな い不良アドレスを記憶させ、かかる不良アドレスに対す るメモリアクセスを検出し、他の半導体チップであって 予備メモリに余裕があるものに予備メモリアクセス用ア ドレス信号を供給してかかる予備メモリに対してメモリ アクセスを行うようにすることにより、欠陥ビットを含 む半導体チップと内蔵の欠陥救済回路に余裕のあるもの とを組み合わせて有効利用することができるという効果 が得られる。

> 【0025】(2) 上記欠陥救済回路に設けられる冗 長切り換え回路は所定電圧と上記予備メモリアクセス用 アドレス信号を切り換えて冗長デコーダに供給し、冗長 デコーダは上記所定置位が供給された状態では記憶され た不良アドレスとの一致信号により予備メモリの選択信

(5)

特開平9-91991

7

と、かかる信号に対応して予備メモリの選択信号を発生 させるように両方に活用できるという効果が得られる。

【0026】(3) 上記予備メモリは予備ワード線と 予備データ線とを含み、各予備のワード線及び予備デー タ線に対応してそれぞれ上記冗長デコーダが設けられる ものであり、上記予備メモリアクセス用アドレス信号は 特定の1つの予備ワード線又は予備データ線に対応して 設けるようにすることにより、内部の回路の簡素化を図 ることができるという効果が得られる。

【〇〇27】以上本発明者よりなされた発明を実施例に 10 ・基づき具体的に説明したが、本願発明は前記実施例に限 定されるものではなく、その要旨を逸脱しない範囲で種 々変更可能であることはいうまでもない。例えば、制御 回路は、EPROMを記憶素子として用いて不良アドレ スを記憶するようにしてもよい。この他、ヒューズの切 断の有無により不良アドレスを記憶させるものであって よい。不良とされたメモリチップのメモリアクセスを無 効にする手段は、上記のような予備メモリアクセス用ア ドレス信号を利用するもの他、チップセレクト信号の発 生を禁止するようにするものであってもよい。つまり、 制御回路においてシステムアドレスからチップセレクト (ロウアドレスストローブ、カラムアドレスストロー ブ) 信号を発生させる機能を持たせ、不良アドレスに対 するメモリアクセスを検出したときには、それに不良メ モリチップのチップサレクト個号の発生をコントーロル するようにすればよい。さらに、制御回路は欠陥救済以 外の他の機能を持つ回路と併用して用いてもよい。この 免明は、メモリモジュールとして広く利用できる。

[0028]

【発明の効果】本願において開示される発明のうち代表 30 的なものによって得られる効果を簡単に説明すれば、下記の通りである。すなわち、正規メモリにおける不良アドレスを記憶し、それに対するメモリアクセスを検出して予備メモリに切り換えるとともに、冗長切り換え回路により予備メモリに余裕があるときに外部端子から供給された予備メモリアクセス用アドレス信号を有効にして上記予備メモリに対するメモリアクセスを行う欠陥救済

【0029】上記欠陥救済回路に設けられる冗長切り換え回路は所定電圧と上記予備メモリアクセス用アドレス 信号を切り換えて冗長デコーダに供給し、かかる冗長デコーダは上記所定電位が供給された状態では記憶された不良アドレスとの一致信号により予備メモリの選択信号を形成し、上記予備メモリアクセス信号が供給されると、かかる信号に対応して予備メモリの選択信号を発生させるように両方に活用できる。

【0030】上記予備メモリは予備ワード線と予備データ線とを含み、各予備のワード線及び予備データ線に対応してそれぞれ上記冗長デコーダが設けられるものであり、上記予備メモリアクセス用アドレス信号は特定の1つの予備ワード線又は予備データ線に対応して設けるようにすることにより、内部の回路の簡素化を図ることができる。

[図陋の簡単な説明]

【図1】この発明に係る半導体メモリチップの一実施例 を示すブロック図である。

【図2】図1の半導体メモリチップに設けられた予備メモリの欠陥救済形態を説明する概念図である。


【図3】この発明に係るメモリモジュールの一家施例を 示す食体ブロック図である。

【図4】この発明に係るメモリモジュールの一実施例を 示す外費図である。

【符号の説明】


MOO~M1k-1…メモリチップ。


[図4]



(6)

特開平9-91991





(7)

特開平9-91991

[図3]

